- Published on
2026년의 하드웨어 기술 언어(HDL)와 칩 설계 풍경은 다층적이다. 산업 표준은 여전히 Verilog/SystemVerilog지만, UC Berkeley의 Chisel은 BOOM과 Rocket 같은 RISC-V 코어의 표준이 되었고, SpinalHDL과 Amaranth(구 nMigen)는 Scala/Python 진영의 강력한 대안으로 자리잡았다. 오픈 EDA 쪽은 Clifford Wolf의 Yosys, Verilator, nextpnr, OpenROAD가 완전한 오픈 툴체인을 형성했고, Skywater 130nm와 GlobalFoundries 130nm/180nm 같은 오픈 PDK는 실제 실리콘으로 가는 길을 열었다. Matt Venn의 TinyTapeout은 이미 8세대(2024 IHP/SkyWater)를 거치며 학생과 취미가도 칩을 만들 수 있게 했다. RISC-V 코어 생태계는 Chipyard, OpenTitan(Google), Ariane/CVA6(PULP), BOOM(Berkeley)로 폭발하고 있고, 삼성/하이닉스/Sony/NEC/Renesas/Toshiba/Rapidus 같은 한·일 파운드리·메모리 업체들은 자체 HDL 흐름을 그대로 유지하면서 오픈 툴을 점진적으로 받아들이는 중이다. 이 글은 이 모든 조각을 한 장씩 풀어낸다.