半导体器件物理完全指南：从能带到最新FinFET

电子/电气工程专业的学生必须掌握的半导体物理。本指南将从量子力学基础到最新的GAA晶体管系统讲解。

1. 量子力学基础（为理解半导体）

要理解半导体的工作原理，需要用到量子力学的语言，而不是经典力学。

波粒二象性

德布罗意(de Broglie)提出，粒子也具有波动的性质。电子的波长如下：

$\lambda = \frac{h}{p} = \frac{h}{mv}$

其中 $h$ 是普朗克常数，$p$ 是动量。在原子尺度上，电子的行为像波一样，因此半导体内电子的行为无法用经典力学来解释。

薛定谔方程

定态（时间无关）薛定谔方程描述了半导体内电子的能量状态：

$-\frac{\hbar^2}{2m}\nabla^2\psi + V\psi = E\psi$

该方程的解——波函数 $\psi$ 的平方 $|\psi|^2$，表示在特定位置发现电子的概率密度。

能量量子化

无限深势阱（量子阱）内电子的能量不是连续的，而是离散的（量子化的）：

$E_n = \frac{n^2\pi^2\hbar^2}{2mL^2}, \quad n = 1, 2, 3, \ldots$

这一原理正是半导体中能带形成的根本原因。

泡利不相容原理

同一量子态中不能存在两个以上的电子。正因为这一原理，当N个原子结合时，每个能级会分裂成N个能级，最终形成能带。

2. 晶体结构与能带

硅的金刚石晶格结构

硅(Si)具有金刚石立方结构(diamond cubic structure)。每个Si原子与4个相邻原子形成共价键，其基础是FCC(面心立方，face-centered cubic)晶格。

晶格常数为 $a = 5.43$ Å，正是这一周期性势场决定了能带结构。

能带的形成

当N个原子结合时，每个原子的离散能级都会分裂成N个相互靠近的能级。当原子数目非常多时(~$10^{23}$个)，这些能级实际上会变成连续的能带。

• 导带(Conduction Band)：电子可以自由移动的能量区域
• 价带(Valence Band)：参与成键的电子所处的能量区域
• 能带隙(Band Gap) $E_g$：两个能带之间的禁区

直接/间接带隙

在直接带隙半导体(GaAs、GaN)中，电子-空穴复合时能高效发射光子。而属于间接带隙的Si，发光效率低，不适合用于LED。

有效质量（Effective Mass）

晶体中的电子受周期性势场的影响，具有不同于自由电子质量 $m_0$ 的有效质量 $m^*$：

$m^* = \hbar^2 \left(\frac{d^2E}{dk^2}\right)^{-1}$

在Si中，电子有效质量约为 $m_n^* \approx 0.26\,m_0$，空穴有效质量约为 $m_p^* \approx 0.37\,m_0$。

3. 半导体的电学特性

本征半导体（Intrinsic Semiconductor）

在纯净半导体中，电子浓度 $n$ 与空穴浓度 $p$ 相等：

$n = p = n_i$

$n_i$ 是本征载流子浓度，强烈依赖于温度：

$n_i = \sqrt{N_c N_v}\exp\left(-\frac{E_g}{2k_BT}\right)$

对于Si，在室温(300 K)下 $n_i \approx 1.5 \times 10^{10}$ cm$^{-3}$。

费米-狄拉克分布

能量为 $E$ 的状态被电子占据的概率：

$f(E) = \frac{1}{1 + \exp\left(\frac{E - E_F}{k_BT}\right)}$

$E_F$ 是费米能级，在本征半导体中位于带隙中央附近。

质量作用定律

在热平衡状态下，无论是否掺杂：

$n \cdot p = n_i^2$

这一关系是半导体分析的核心工具。

导电机制

漂移(Drift)：由电场 $\mathcal{E}$ 驱动的载流子运动 $J_{drift} = (qn\mu_n + qp\mu_p)\mathcal{E}$

扩散(Diffusion)：由浓度梯度驱动的载流子运动 $J_{diff} = qD_n\frac{dn}{dx} - qD_p\frac{dp}{dx}$

爱因斯坦关系式：$D = \mu k_BT/q$

4. 掺杂与非本征半导体

n型半导体：施主掺杂

在Si中掺入第五族元素（磷P、砷As、锑Sb）后，多余的电子会进入导带。

当施主浓度 $N_D \gg n_i$ 时： $n \approx N_D, \quad p \approx \frac{n_i^2}{N_D}$

费米能级向导带方向移动：$E_F = E_i + k_BT\ln(N_D/n_i)$

p型半导体：受主掺杂

掺入第三族元素（硼B、铝Al、镓Ga）后，空穴成为多数载流子。

当受主浓度 $N_A \gg n_i$ 时： $p \approx N_A, \quad n \approx \frac{n_i^2}{N_A}$

用Python计算载流子浓度

import numpy as np
import matplotlib.pyplot as plt

# 硅的本征载流子浓度（作为温度的函数）
k_B = 8.617e-5  # eV/K
T = np.linspace(200, 600, 400)  # K
E_g = 1.12  # eV (Si)
N_c = 2.8e19  # cm^-3 有效态密度
N_v = 1.04e19  # cm^-3

n_i = np.sqrt(N_c * N_v) * np.exp(-E_g / (2 * k_B * T))

# n型半导体 (N_D = 1e17 cm^-3)
N_D = 1e17
n_n = N_D * np.ones_like(T)
p_n = n_i**2 / N_D

plt.figure(figsize=(10, 6))
plt.semilogy(T, n_i, 'k-', label='Intrinsic ni', linewidth=2)
plt.semilogy(T, n_n, 'b--', label='n-type: n (N_D=1e17)', linewidth=2)
plt.semilogy(T, p_n, 'r--', label='n-type: p (minority)', linewidth=2)
plt.xlabel('Temperature (K)')
plt.ylabel('Carrier Concentration (cm^-3)')
plt.title('Si Carrier Concentration vs Temperature')
plt.legend()
plt.grid(True, alpha=0.3)
plt.tight_layout()
plt.show()

5. p-n结（p-n Junction）

半导体器件的心脏。不理解p-n结，就无法谈论任何半导体器件。

耗尽层的形成

当p型与n型接触时：

1. 由于浓度差异，电子从n→p、空穴从p→n方向扩散
2. 电离的施主(+)与受主(-)离子残留下来，形成空间电荷区
3. 该内建电场阻止进一步扩散 → 达到热平衡

内建电势（Built-in Potential）

$V_{bi} = \frac{k_BT}{q}\ln\left(\frac{N_A N_D}{n_i^2}\right)$

在Si中，若 $N_A = N_D = 10^{17}$ cm$^{-3}$，则 $V_{bi} \approx 0.83$ V

耗尽层宽度

$W = x_n + x_p = \sqrt{\frac{2\varepsilon_s}{q}\left(\frac{N_A + N_D}{N_A N_D}\right)V_{bi}}$

• $x_n$：n侧耗尽深度，$x_p$：p侧耗尽深度
• 电荷中性：$N_A x_p = N_D x_n$

正向/反向偏置

正向偏置：外加电压 $V_F$ 抵消内建电势 → 电流呈指数增长 $I = I_0\left[\exp\left(\frac{qV}{k_BT}\right) - 1\right]$

反向偏置：耗尽层扩大，只有少数载流子电流流过 → 直到击穿(Breakdown)之前电流都非常小

击穿现象

• 齐纳(Zener)击穿：强电场下的带间隧穿，发生于高掺杂浓度
• 雪崩(Avalanche)击穿：碰撞电离导致的载流子倍增，发生于较低掺杂浓度

6. 双极结型晶体管（BJT）

NPN BJT的结构与工作原理

NPN BJT由n型-p型-n型三个半导体区域构成：

• 发射极(Emitter)：高浓度掺杂，注入载流子
• 基极(Base)：非常薄（数百nm~数μm），p型
• 集电极(Collector)：区域较宽，低掺杂

在正向有源模式下，发射结正偏，集电结反偏：

$I_C = \beta I_B, \quad I_E = I_C + I_B = (\beta + 1)I_B$

电流增益 $\beta$ 通常在50~500范围内。

特征频率（Transit Frequency）

$f_T = \frac{g_m}{2\pi(C_{BE} + C_{BC})}$

高速BJT可实现 $f_T > 100$ GHz（HBT、SiGe BiCMOS）。

7. MOS电容与MOSFET

MOS结构

Metal-Oxide-Semiconductor结构是现代VLSI的基础：

• 栅极(Metal/Poly-Si) / 栅氧化层(SiO2 or High-k) / 半导体(Si)

三种工作模式

以p型Si衬底为基准的NMOS：

1. 积累(Accumulation)：$V_G < 0$，表面积累空穴
2. 耗尽(Depletion)：$0 < V_G < V_{th}$，表面形成耗尽层
3. 反型(Inversion)：$V_G > V_{th}$，表面形成电子沟道

阈值电压（Threshold Voltage）

$V_{th} = V_{FB} + 2\phi_F + \frac{Q_{dep}}{C_{ox}}$

• $V_{FB}$：平带电压
• $\phi_F = (k_BT/q)\ln(N_A/n_i)$：费米势
• $Q_{dep}$：耗尽电荷
• $C_{ox} = \varepsilon_{ox}/t_{ox}$：氧化层电容

MOSFET漏极电流模型

线性区（$V_{DS} < V_{GS} - V_{th}$）： $I_D = \mu_n C_{ox}\frac{W}{L}\left[(V_{GS} - V_{th})V_{DS} - \frac{V_{DS}^2}{2}\right]$

饱和区（$V_{DS} \geq V_{GS} - V_{th}$）： $I_D = \frac{\mu_n C_{ox}}{2}\frac{W}{L}(V_{GS} - V_{th})^2(1 + \lambda V_{DS})$

$\lambda$ 是沟道长度调制系数，$W/L$ 是沟道宽长比。

8. CMOS技术

CMOS反相器

CMOS反相器是将PMOS与NMOS串联而成的基本逻辑门：

• 输入LOW：PMOS导通，NMOS截止 → 输出HIGH
• 输入HIGH：PMOS截止，NMOS导通 → 输出LOW
• 理想情况下没有静态功耗

CMOS功耗

$P_{total} = P_{dynamic} + P_{static}$

动态功耗：$P_{dyn} = \alpha C_{load} V_{DD}^2 f$

• $\alpha$：活动因子，$C_{load}$：负载电容，$f$：时钟频率

静态功耗（漏电）：亚阈值电流、BTBT（带间隧穿）等

缩放定律（Dennard Scaling）

若将沟道长度缩小为 $1/\kappa$ 倍：

• 面积：减小为 $1/\kappa^2$ 倍
• 速度：提升 $\kappa$ 倍
• 功率密度：理论上保持不变

但在10nm以下，Dennard缩放定律崩溃，功率密度急剧上升，这正是「dark silicon」问题的成因。

FinFET（3D晶体管）

FinFET从22nm节点开始引入，其沟道形成3D鳍(fin)状结构：

• 栅极从三个面包裹沟道 → 泄漏电流大幅降低
• 抑制短沟道效应(SCE)
• 相同面积下具有更高的驱动电流

GAA（Gate-All-Around）FET

在三星3nm、台积电2nm工艺中即将/正在引入的下一代结构：

• 栅极完全360度包裹沟道（纳米片/纳米线）
• 相比FinFET具有更优异的静电控制能力
• CFET(Complementary FET)：将NMOS/PMOS垂直堆叠

9. 半导体制造工艺（Fabrication）

工艺流程概览

原材料(Si) → 多晶硅 → CZ生长 → 晶圆 → 外延
→ 光刻 → 刻蚀 → 离子注入 → 热处理 → 沉积(CVD/PVD)
→ CMP → 金属互连 → 封装 → 测试

光刻（Lithography）

现代光刻技术的核心在于缩短光源波长：

• DUV(深紫外)：193nm ArF激光（目前的主流，采用多重曝光）
• EUV(极紫外)：13.5nm光源，ASML NXE/EXE系统
• 通过EUV单次曝光实现3nm以下制程

分辨率：$R = k_1\lambda/NA$（瑞利判据）

离子注入（Ion Implantation）

将掺杂元素以离子束加速后注入硅中：

• 能量：数十~数千keV
• 剂量：$10^{11}$~$10^{16}$ cm$^{-2}$
• 注入后通过退火（热处理）修复晶体缺陷

核心沉积工艺

• 热氧化(Thermal Oxidation)：形成SiO2栅氧化层
• CVD(化学气相沉积)：多晶Si、氮化膜、Low-k介质
• ALD(原子层沉积)：High-k介质(HfO2)，均匀的超薄膜
• PVD/溅射：金属布线(W、Cu、Ru)

CMP（化学机械抛光）

为使多层结构平坦化，CMP利用研磨液(slurry)加抛光垫，实现纳米级的平坦度。3D结构越复杂，CMP工序的次数就越多。

当前先进制程节点

10. 光电器件

LED（发光二极管）

在直接带隙半导体(GaAs、GaN、InGaAs)中施加正向偏置时：

1. 电子从导带向价带复合
2. 发射出对应能量差 $E_g$ 的光子

发射波长：$\lambda = hc/E_g$（nm）

高效蓝光LED通过InGaN/GaN结构实现（中村修二，2014年诺贝尔奖）。

太阳能电池（Solar Cell）

p-n结太阳能电池的工作原理：

1. 吸收光子 → 生成电子-空穴对
2. 借助内建电势，电子移向n侧，空穴移向p侧
3. 向外部电路提供电流

单结Si太阳能电池的理论效率极限(Shockley-Queisser)：~29% 多结III-V太阳能电池：已实现47%以上（聚光型）

CCD/CMOS图像传感器

• CCD：以桶式传递(bucket brigade)方式传输电荷，画质高，功耗大
• CMOS传感器：每个像素内置有源电路，低功耗，读取速度快，是智能手机的主流

11. 最新半导体趋势

摩尔定律的极限

摩尔定律（集成度每两年翻一番）正逼近物理极限：

• 栅极长度降到数nm时量子隧穿加剧
• 散热极限（功率密度达数百W/cm²）
• 工艺成本呈指数级增长

3D集成技术

HBM（High Bandwidth Memory）：将DRAM垂直堆叠，通过TSV（硅通孔）连接 → 带宽可达数TB/s 芯粒（Chiplet）：按功能分开制造裸片，再于封装中集成（AMD、Intel、Apple均已采用）

GaN电力器件

氮化镓具有宽带隙（$E_g = 3.4$ eV）和高电子迁移率：

• 最适合高压/高频电力转换
• GaN-on-SiC、GaN-on-Si衬底
• 正在向65W以上的USB-PD充电器、服务器电源（PSU）普及

AI专用半导体

• NPU（神经处理单元）：加速矩阵运算，低功耗推理
• TPU（张量处理单元）：Google设计，脉动阵列（systolic array）结构
• HBM + Compute Die：AI加速器的核心架构（NVIDIA H100、AMD MI300）

12. 核心公式汇总

小测验

参考文献

• Sze, S.M. & Ng, K.K. — Physics of Semiconductor Devices (3rd Ed.), Wiley
• Neamen, D.A. — Semiconductor Physics and Devices: Basic Principles (4th Ed.), McGraw-Hill
• Streetman, B.G. & Banerjee, S. — Solid State Electronic Devices, Pearson
• MIT OCW 6.012 — Microelectronic Devices and Circuits (Prof. Jesús del Alamo)
• TSMC Technology Overview — tsmc.com/technology
• ITRS/IRDS Roadmap — irds.ieee.org

如果这篇文章对你有帮助，也请看看本系列的下一篇《模拟电路设计完全指南》。