- Authors

- Name
- Youngju Kim
- @fjvbn20031
概要
CUDA(Compute Unified Device Architecture)は、NVIDIAが開発した並列コンピューティングプラットフォームおよびプログラミングモデルです。開発者がGPUの数千ものコアを活用して、CPUだけでは不可能な計算スループットを実現できるようにします。CUDAは深層学習、科学シミュレーション、画像処理など、多くの分野における基盤技術となっています。
このガイドは、CUDAを初めて学ぶ開発者から高度な最適化テクニックを求めるエンジニアまでを対象に、GPUアーキテクチャ、カーネル開発、メモリ階層、そして実際のカスタム深層学習演算子までを段階的に解説します。
1. GPUアーキテクチャ
1.1 CPUとGPUの設計思想
CPUは複雑な制御フローと低レイテンシのために設計された汎用プロセッサです。最新のCPUは16〜64コアを持ち、それぞれが高性能なシングルスレッド実行のために最適化されています。一方GPUは、数千のシンプルなコアを持ち、SIMT(Single Instruction, Multiple Threads)モデルで動作します。つまり、大量のデータに対して同じ演算を同時に適用します。
NVIDIA A100 GPUの場合:
- 6912個のCUDAコア(FP32演算)
- 432個のテンソルコア(行列演算の高速化)
- 80GB HBM2eメモリ(帯域幅2TB/s)
- 312 TFLOPS(FP16テンソルコアのピーク性能)
1.2 NVIDIA GPUアーキテクチャ
ストリーミングマルチプロセッサ(SM)
SMはGPUの基本実行ユニットです。A100には108個のSMがあり、それぞれが以下を含みます:
- 64個のCUDAコア(FP32)
- 4個のテンソルコア(第3世代)
- 256 KB L1キャッシュ / 共有メモリ(設定可能)
- 32個のロード/ストアユニット
- 4個の特殊関数ユニット(SFU)
- 最大2048スレッドの同時実行
CUDAコアとテンソルコア
CUDAコアはサイクルごとに1つのFP32またはINT32演算を処理します。テンソルコアは行列積累算(MMA)演算をハードウェアで高速化します。A100の第3世代テンソルコアは、1サイクルで4x4 FP16行列演算(16個のFMA)を処理し、CUDAコアの8倍以上のスループットを実現します。
1.3 Ampereアーキテクチャ(A100)
A100 GPU構造
┌─────────────────────────────────────────┐
│ GPC (Graphics Processing Cluster) x 8 │
│ ┌─────────────────────────────────┐ │
│ │ TPC (Texture Processing Cluster)│ │
│ │ ┌──────────┐ ┌──────────┐ │ │
│ │ │ SM │ │ SM │ │ │
│ │ │ 64 CUDA │ │ 64 CUDA │ │ │
│ │ │ 4 TC │ │ 4 TC │ │ │
│ │ └──────────┘ └──────────┘ │ │
│ └─────────────────────────────────┘ │
│ │
│ L2キャッシュ: 40 MB │
│ HBM2e: 80 GB @ 2 TB/s │
└─────────────────────────────────────────┘
A100のハイライト:
- MIG(マルチインスタンスGPU):1枚のGPUを最大7つの独立したインスタンスに分割
- NVLink 3.0:GPU間双方向帯域幅600 GB/s
- TF32:FP32の範囲とFP16の精度を組み合わせた新しい数値フォーマット
- 構造的スパース性:2:4スパースパターンにより、テンソルコアのスループットが2倍に
1.4 Hopperアーキテクチャ(H100)
2022年にリリースされたH100は、NVIDIAの最新データセンターGPUです:
- 132個のSM、各SMに128個のCUDAコア
- 第4世代テンソルコア:FP8サポート、A100比最大6倍の性能
- トランスフォーマーエンジン:トランスフォーマーモデル向けのレイヤーごとの自動FP8/FP16切り替え
- NVLink 4.0:双方向帯域幅900 GB/s
- HBM3:80 GB @ 3.35 TB/s
1.5 スレッド階層
CUDAは3レベルのスレッド階層を使用します:
グリッド(カーネル起動全体)
└── ブロック(1つのSMで実行;スレッドは共有メモリを共有)
└── スレッド(個々の実行ユニット)
各レベルは3次元です:
// 例:2Dグリッドの2Dブロック
dim3 gridDim(32, 32, 1); // 32 x 32 = 1024ブロック
dim3 blockDim(16, 16, 1); // 16 x 16 = 256スレッド/ブロック
// 総スレッド数: 1024 * 256 = 262,144
ワープ
ワープはSMの実行ユニットで、32スレッドで構成されます。ワープ内の全スレッドは同じ命令を同時に実行します(SIMT)。CUDAの最適化の多くは、ワープレベルの動作の理解から来ています。
1.6 メモリ階層
レイテンシ(低→高)
レジスタファイル : ~1サイクル, サイズ: 64 KB/SM, スレッドあたり最大255レジスタ
共有メモリ : ~5サイクル, サイズ: 最大164 KB/SM(Ampere)
L1キャッシュ : ~30サイクル, サイズ: 共有メモリと統合
L2キャッシュ : ~200サイクル, サイズ: 40 MB(A100)
グローバルメモリ : ~600サイクル, サイズ: 80 GB(HBM2e)
レジスタ:各スレッドが専有します。最速。レジスタの過剰使用によりローカルメモリ(物理的にはグローバルメモリ)へのスピルが発生します。
共有メモリ:同じブロック内のスレッド間で共有されます。明示的に管理する必要があり、物理的にはL1キャッシュと空間を共有します。
グローバルメモリ:全スレッドからアクセス可能。高レイテンシのため、コアレスドアクセスパターンが不可欠です。
2. CUDA開発環境
2.1 CUDAツールキットのインストール
https://developer.nvidia.com/cuda-toolkit から適切なパッケージをダウンロードします。
Ubuntu 22.04の場合:
# CUDAキーリングのインストール
wget https://developer.download.nvidia.com/compute/cuda/repos/ubuntu2204/x86_64/cuda-keyring_1.1-1_all.deb
sudo dpkg -i cuda-keyring_1.1-1_all.deb
# 更新とインストール
sudo apt-get update
sudo apt-get -y install cuda-toolkit-12-3
# 環境変数(~/.bashrc または ~/.zshrc に追加)
export PATH=/usr/local/cuda/bin:$PATH
export LD_LIBRARY_PATH=/usr/local/cuda/lib64:$LD_LIBRARY_PATH
インストールの確認:
nvcc --version
# nvcc: NVIDIA (R) Cuda compiler driver
# Cuda compilation tools, release 12.3, V12.3.107
nvidia-smi
# ドライバーバージョン、CUDAバージョン、GPUの状態を表示
2.2 nvccコンパイラ
nvccはNVIDIAのCUDA C/C++コンパイラです。ホストコードをg++/clang++でコンパイルし、デバイスコードをPTX、次いでSASS(実際のGPU命令)にコンパイルします。
# 基本的なコンパイル
nvcc -o hello_cuda hello_cuda.cu
# 最適化フラグ付き
nvcc -O3 -arch=sm_80 -o matmul matmul.cu
# デバッグビルド
nvcc -G -g -o debug_kernel debug_kernel.cu
# マルチアーキテクチャサポート
nvcc -gencode arch=compute_75,code=sm_75 \
-gencode arch=compute_80,code=sm_80 \
-gencode arch=compute_86,code=sm_86 \
-o multi_arch multi_arch.cu
# 主要フラグ
# -arch=sm_XX : ターゲットアーキテクチャ(sm_80 = Ampere A100)
# -O3 : 最適化レベル
# -G : デバイス側デバッグ情報
# -lineinfo : プロファイリング用の行情報
# --ptxas-options=-v : レジスタ/メモリ使用量を表示
2.3 nvidia-smi
# リアルタイムGPUモニタリング
nvidia-smi dmon -s u # GPU使用率
nvidia-smi dmon -s m # メモリ使用率
# 特定GPUの詳細情報
nvidia-smi -q -d MEMORY,UTILIZATION
# ベンチマーク用にGPUクロックをロック
sudo nvidia-smi -pm 1 # 永続モードを有効化
sudo nvidia-smi --lock-gpu-clocks=1410
3. CUDAプログラミングの基礎
3.1 Hello CUDA World
#include <cuda_runtime.h>
#include <stdio.h>
// __global__: GPUで実行、CPUから呼び出す
__global__ void helloKernel() {
int tid = threadIdx.x + blockIdx.x * blockDim.x;
printf("Hello from Thread %d (Block %d, Thread %d)\n",
tid, blockIdx.x, threadIdx.x);
}
int main() {
// 2ブロック、4スレッド/ブロック = 計8スレッド
helloKernel<<<2, 4>>>();
cudaDeviceSynchronize();
return 0;
}
CUDA関数修飾子:
__global__:GPUで実行、CPUから呼び出す(カーネル)__device__:GPUで実行、GPUからのみ呼び出す__host__:CPUで実行、CPUから呼び出す(デフォルト)__host__ __device__:両方で実行可能
3.2 スレッドインデックス
#include <cuda_runtime.h>
#include <stdio.h>
__global__ void indexingDemo() {
// 1Dインデックス
int global_tid_1d = threadIdx.x + blockIdx.x * blockDim.x;
// 2Dインデックス
int row = threadIdx.y + blockIdx.y * blockDim.y;
int col = threadIdx.x + blockIdx.x * blockDim.x;
int global_tid_2d = row * (gridDim.x * blockDim.x) + col;
// 3Dインデックス
int x = threadIdx.x + blockIdx.x * blockDim.x;
int y = threadIdx.y + blockIdx.y * blockDim.y;
int z = threadIdx.z + blockIdx.z * blockDim.z;
int width = gridDim.x * blockDim.x;
int height = gridDim.y * blockDim.y;
int global_tid_3d = z * (width * height) + y * width + x;
if (global_tid_1d == 0) {
printf("Block dims: (%d, %d, %d)\n",
blockDim.x, blockDim.y, blockDim.z);
printf("Grid dims: (%d, %d, %d)\n",
gridDim.x, gridDim.y, gridDim.z);
}
}
int main() {
dim3 block(4, 4, 1);
dim3 grid(2, 2, 1);
indexingDemo<<<grid, block>>>();
cudaDeviceSynchronize();
return 0;
}
3.3 ベクトル加算
#include <cuda_runtime.h>
#include <stdio.h>
#include <stdlib.h>
#include <math.h>
#define CUDA_CHECK(err) \
do { \
cudaError_t e = (err); \
if (e != cudaSuccess) { \
fprintf(stderr, "CUDA error %s:%d: %s\n", \
__FILE__, __LINE__, cudaGetErrorString(e)); \
exit(EXIT_FAILURE); \
} \
} while(0)
__global__ void vectorAdd(const float* A, const float* B, float* C, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
C[idx] = A[idx] + B[idx];
}
}
int main() {
const int N = 1 << 20; // 100万要素
const size_t bytes = N * sizeof(float);
float *h_A = (float*)malloc(bytes);
float *h_B = (float*)malloc(bytes);
float *h_C = (float*)malloc(bytes);
for (int i = 0; i < N; i++) {
h_A[i] = (float)rand() / RAND_MAX;
h_B[i] = (float)rand() / RAND_MAX;
}
float *d_A, *d_B, *d_C;
CUDA_CHECK(cudaMalloc(&d_A, bytes));
CUDA_CHECK(cudaMalloc(&d_B, bytes));
CUDA_CHECK(cudaMalloc(&d_C, bytes));
CUDA_CHECK(cudaMemcpy(d_A, h_A, bytes, cudaMemcpyHostToDevice));
CUDA_CHECK(cudaMemcpy(d_B, h_B, bytes, cudaMemcpyHostToDevice));
int blockSize = 256;
int gridSize = (N + blockSize - 1) / blockSize;
vectorAdd<<<gridSize, blockSize>>>(d_A, d_B, d_C, N);
CUDA_CHECK(cudaGetLastError());
CUDA_CHECK(cudaDeviceSynchronize());
CUDA_CHECK(cudaMemcpy(h_C, d_C, bytes, cudaMemcpyDeviceToHost));
float maxError = 0.0f;
for (int i = 0; i < N; i++) {
maxError = fmaxf(maxError, fabsf(h_C[i] - (h_A[i] + h_B[i])));
}
printf("最大誤差: %e\n", maxError);
cudaFree(d_A); cudaFree(d_B); cudaFree(d_C);
free(h_A); free(h_B); free(h_C);
return 0;
}
3.4 行列乗算(ナイーブ実装)
#include <cuda_runtime.h>
#include <stdio.h>
#define N 1024
__global__ void matMulNaive(const float* A, const float* B, float* C, int n) {
int row = blockIdx.y * blockDim.y + threadIdx.y;
int col = blockIdx.x * blockDim.x + threadIdx.x;
if (row < n && col < n) {
float sum = 0.0f;
for (int k = 0; k < n; k++) {
sum += A[row * n + k] * B[k * n + col];
}
C[row * n + col] = sum;
}
}
int main() {
int n = N;
size_t bytes = n * n * sizeof(float);
float *h_A = (float*)malloc(bytes);
float *h_B = (float*)malloc(bytes);
float *h_C = (float*)malloc(bytes);
for (int i = 0; i < n * n; i++) {
h_A[i] = 1.0f;
h_B[i] = 1.0f;
}
float *d_A, *d_B, *d_C;
cudaMalloc(&d_A, bytes);
cudaMalloc(&d_B, bytes);
cudaMalloc(&d_C, bytes);
cudaMemcpy(d_A, h_A, bytes, cudaMemcpyHostToDevice);
cudaMemcpy(d_B, h_B, bytes, cudaMemcpyHostToDevice);
dim3 blockDim(16, 16);
dim3 gridDim((n + blockDim.x - 1) / blockDim.x,
(n + blockDim.y - 1) / blockDim.y);
cudaEvent_t start, stop;
cudaEventCreate(&start);
cudaEventCreate(&stop);
cudaEventRecord(start);
matMulNaive<<<gridDim, blockDim>>>(d_A, d_B, d_C, n);
cudaEventRecord(stop);
cudaEventSynchronize(stop);
float milliseconds = 0;
cudaEventElapsedTime(&milliseconds, start, stop);
printf("行列乗算 (%dx%d): %.3f ms\n", n, n, milliseconds);
double flops = 2.0 * n * n * n;
double gflops = flops / (milliseconds * 1e6);
printf("性能: %.2f GFLOPS\n", gflops);
cudaMemcpy(h_C, d_C, bytes, cudaMemcpyDeviceToHost);
printf("C[0][0] = %.1f (期待値 %.1f)\n", h_C[0], (float)n);
cudaFree(d_A); cudaFree(d_B); cudaFree(d_C);
free(h_A); free(h_B); free(h_C);
return 0;
}
4. CUDAメモリ管理
4.1 cudaMalloc / cudaFree / cudaMemcpy
// 基本的なメモリ操作
float *d_ptr;
cudaMalloc(&d_ptr, size);
cudaMemset(d_ptr, 0, size);
cudaMemcpy(d_ptr, h_ptr, size, cudaMemcpyHostToDevice);
cudaMemcpy(h_ptr, d_ptr, size, cudaMemcpyDeviceToHost);
cudaMemcpy(d_dst, d_src, size, cudaMemcpyDeviceToDevice);
cudaFree(d_ptr);
// 2Dメモリ(行列に便利)
float *d_matrix;
size_t pitch;
cudaMallocPitch(&d_matrix, &pitch, width * sizeof(float), height);
cudaMemcpy2D(d_matrix, pitch,
h_matrix, width * sizeof(float),
width * sizeof(float), height,
cudaMemcpyHostToDevice);
4.2 ユニファイドメモリ
ユニファイドメモリを使うと、CPUとGPUが同じ仮想アドレス空間を共有できます。
#include <cuda_runtime.h>
#include <stdio.h>
__global__ void incrementKernel(int* data, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
data[idx] += 1;
}
}
int main() {
const int N = 1 << 20;
int *data;
// ユニファイドメモリ割り当て — CPUとGPU両方からアクセス可能
cudaMallocManaged(&data, N * sizeof(int));
// CPUで初期化(cudaMemcpy不要)
for (int i = 0; i < N; i++) {
data[i] = i;
}
// GPUで処理
incrementKernel<<<(N + 255) / 256, 256>>>(data, N);
cudaDeviceSynchronize();
// CPUで結果確認(cudaMemcpy不要)
printf("data[0] = %d (期待値 1)\n", data[0]);
printf("data[N-1] = %d (期待値 %d)\n", data[N-1], N);
cudaFree(data);
return 0;
}
Ampere以降では、プリフェッチヒントで性能を向上できます:
// カーネル起動前にデータをGPUに移動
cudaMemPrefetchAsync(data, N * sizeof(int), deviceId);
// データをCPUに移動
cudaMemPrefetchAsync(data, N * sizeof(int), cudaCpuDeviceId);
// メモリアクセスヒント
cudaMemAdvise(data, N * sizeof(int),
cudaMemAdviseSetPreferredLocation, deviceId);
4.3 共有メモリを使ったタイル行列乗算
共有メモリを使うことで、グローバルメモリアクセスを大幅に削減できます。
#include <cuda_runtime.h>
#define TILE_SIZE 16
__global__ void matMulTiled(const float* A, const float* B, float* C, int n) {
__shared__ float tileA[TILE_SIZE][TILE_SIZE];
__shared__ float tileB[TILE_SIZE][TILE_SIZE];
int row = blockIdx.y * TILE_SIZE + threadIdx.y;
int col = blockIdx.x * TILE_SIZE + threadIdx.x;
float sum = 0.0f;
for (int t = 0; t < (n + TILE_SIZE - 1) / TILE_SIZE; t++) {
int aCol = t * TILE_SIZE + threadIdx.x;
int bRow = t * TILE_SIZE + threadIdx.y;
tileA[threadIdx.y][threadIdx.x] = (row < n && aCol < n)
? A[row * n + aCol] : 0.0f;
tileB[threadIdx.y][threadIdx.x] = (bRow < n && col < n)
? B[bRow * n + col] : 0.0f;
__syncthreads();
for (int k = 0; k < TILE_SIZE; k++) {
sum += tileA[threadIdx.y][k] * tileB[k][threadIdx.x];
}
__syncthreads();
}
if (row < n && col < n) {
C[row * n + col] = sum;
}
}
性能改善:
- ナイーブ:スレッドあたり2Nグローバルメモリアクセス
- タイル化:タイルをN/TILE_SIZE回ロードし、各タイルをTILE_SIZE回再利用
- 結果:グローバルメモリトラフィックをTILE_SIZE倍削減(TILE_SIZE=16の場合16倍)
4.4 ピンドメモリ
#include <cuda_runtime.h>
void compareBandwidth(int N) {
size_t bytes = N * sizeof(float);
float *h_pageable, *h_pinned;
float *d_data;
h_pageable = (float*)malloc(bytes);
cudaMallocHost(&h_pinned, bytes); // ページロック割り当て
cudaMalloc(&d_data, bytes);
cudaEvent_t start, stop;
cudaEventCreate(&start);
cudaEventCreate(&stop);
// ページャブル帯域幅の測定
cudaEventRecord(start);
for (int i = 0; i < 10; i++) {
cudaMemcpy(d_data, h_pageable, bytes, cudaMemcpyHostToDevice);
}
cudaEventRecord(stop);
cudaEventSynchronize(stop);
float pageable_ms;
cudaEventElapsedTime(&pageable_ms, start, stop);
// ピンド帯域幅の測定
cudaEventRecord(start);
for (int i = 0; i < 10; i++) {
cudaMemcpy(d_data, h_pinned, bytes, cudaMemcpyHostToDevice);
}
cudaEventRecord(stop);
cudaEventSynchronize(stop);
float pinned_ms;
cudaEventElapsedTime(&pinned_ms, start, stop);
printf("ページャブル: %.2f GB/s\n",
(bytes * 10.0) / (pageable_ms * 1e6));
printf("ピンド: %.2f GB/s\n",
(bytes * 10.0) / (pinned_ms * 1e6));
free(h_pageable);
cudaFreeHost(h_pinned);
cudaFree(d_data);
}
ピンドメモリは物理RAMにロックされ、OSによるページアウトを防ぎます。これによりCPUを介さない直接DMA転送が可能となり、転送レートが2〜3倍向上します。過度な使用はシステム全体のメモリ性能に影響します。
5. 高度なCUDA最適化
5.1 メモリコアレッシング
ワープ内の32スレッドが連続したメモリアドレスにアクセスする場合、ハードウェアはそれらを1回のトランザクションにまとめます。非連続(ストライド)アクセスは複数のトランザクションを必要とします。
// 悪い例:ストライドアクセス(非コアレッシング)
__global__ void badAccess(float* data, int N, int stride) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N / stride) {
data[idx * stride] *= 2.0f;
}
}
// 良い例:シーケンシャルアクセス(コアレッシング)
__global__ void goodAccess(float* data, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
data[idx] *= 2.0f;
}
}
// 共有メモリを使ったコアレッシング行列転置
#define TILE 32
#define PADDING 1 // バンクコンフリクトを防ぐ
__global__ void transposeCoalesced(const float* in, float* out,
int rows, int cols) {
__shared__ float tile[TILE][TILE + PADDING];
int x = blockIdx.x * TILE + threadIdx.x;
int y = blockIdx.y * TILE + threadIdx.y;
// 入力からコアレッシング読み取り
if (x < cols && y < rows) {
tile[threadIdx.y][threadIdx.x] = in[y * cols + x];
}
__syncthreads();
x = blockIdx.y * TILE + threadIdx.x;
y = blockIdx.x * TILE + threadIdx.y;
// 出力へのコアレッシング書き込み
if (x < rows && y < cols) {
out[y * rows + x] = tile[threadIdx.x][threadIdx.y];
}
}
5.2 共有メモリバンクコンフリクト
共有メモリは4バイト単位で32バンクに分割されています。ワープ内の複数スレッドが同じバンクにアクセスすると、アクセスがシリアル化されます。
// バンクコンフリクト:ストライド=1ではコンフリクトなし、ストライド=16では2方向コンフリクト
__global__ void bankConflictDemo() {
__shared__ float shared[32];
int tid = threadIdx.x;
// コンフリクトなし:スレッドiはshared[i]にアクセス(異なるバンク)
float val1 = shared[tid];
// 2方向バンクコンフリクト:スレッド0と16が両方バンク0にアクセス
float val2 = shared[tid * 2 % 32];
// ブロードキャスト(全スレッドがshared[0]を読むがコンフリクトなし)
float val3 = shared[0];
(void)val1; (void)val2; (void)val3;
}
// パディングでバンクコンフリクトを解消
__global__ void noBankConflict(float* data) {
__shared__ float tile[32][33]; // 33 = 32 + 1パディング
int tid = threadIdx.x;
int bid = threadIdx.y;
tile[bid][tid] = data[bid * 32 + tid];
__syncthreads();
data[tid * 32 + bid] = tile[bid][tid];
}
5.3 ワープダイバージェンスの最小化
// 悪い例:ワープ内でのダイバージェンス
__global__ void warpDivergenceBad(float* data, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
if (idx % 2 == 0) {
data[idx] = data[idx] * 2.0f;
} else {
data[idx] = data[idx] + 1.0f;
}
// 両方のブランチが順次実行される — 2倍遅い
}
}
// 良い例:ブランチフリー
__global__ void noWarpDivergence(float* data, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
float mask = (float)(idx % 2);
data[idx] = data[idx] * (2.0f - mask) + mask;
}
}
// ブランチ境界をワープ境界に合わせる
__global__ void warpAlignedBranch(float* even_data, float* odd_data, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
int warp_id = idx / 32;
if (warp_id % 2 == 0) {
// このワープの全スレッドが同じブランチを取る — ダイバージェンスなし
if (idx < N) even_data[idx] *= 2.0f;
} else {
if (idx < N) odd_data[idx] += 1.0f;
}
}
5.4 オキュパンシーの最適化
オキュパンシーとは、SM上のアクティブなワープ数とそのSMがサポートする最大ワープ数の比率です。
#include <cuda_runtime.h>
#include <cuda_occupancy.h>
void checkOccupancy() {
void* kernelFunc = (void*)matMulTiled;
int blockSize;
int minGridSize;
// 最適なブロックサイズを自動計算
cudaOccupancyMaxPotentialBlockSize(
&minGridSize, &blockSize,
kernelFunc, 0, 0
);
printf("最適ブロックサイズ: %d\n", blockSize);
printf("最小グリッドサイズ: %d\n", minGridSize);
int maxActiveBlocks;
cudaOccupancyMaxActiveBlocksPerMultiprocessor(
&maxActiveBlocks, kernelFunc, blockSize, 0);
int device;
cudaGetDevice(&device);
cudaDeviceProp prop;
cudaGetDeviceProperties(&prop, device);
float occupancy =
(maxActiveBlocks * blockSize / prop.warpSize)
/ (float)(prop.maxThreadsPerMultiProcessor / prop.warpSize);
printf("理論オキュパンシー: %.1f%%\n", occupancy * 100);
}
// __launch_boundsでコンパイラのレジスタ割り当てを指示
__global__ __launch_bounds__(256, 4)
void optimizedKernel(float* data, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
data[idx] *= 2.0f;
}
}
5.5 CUDAストリームと非同期実行
#include <cuda_runtime.h>
#define NUM_STREAMS 4
#define CHUNK_SIZE (1 << 20)
void asyncProcessing(float* h_in, float* h_out, int N) {
cudaStream_t streams[NUM_STREAMS];
float *d_in[NUM_STREAMS], *d_out[NUM_STREAMS];
for (int i = 0; i < NUM_STREAMS; i++) {
cudaStreamCreate(&streams[i]);
cudaMalloc(&d_in[i], CHUNK_SIZE * sizeof(float));
cudaMalloc(&d_out[i], CHUNK_SIZE * sizeof(float));
}
int numChunks = (N + CHUNK_SIZE - 1) / CHUNK_SIZE;
for (int chunk = 0; chunk < numChunks; chunk++) {
int streamId = chunk % NUM_STREAMS;
int offset = chunk * CHUNK_SIZE;
int size = min(CHUNK_SIZE, N - offset);
// ストリーム間での転送とカーネル実行のオーバーラップ
cudaMemcpyAsync(d_in[streamId], h_in + offset,
size * sizeof(float),
cudaMemcpyHostToDevice, streams[streamId]);
// ストリームで非同期にカーネルを起動
int blockSize = 256;
int gridSize = (size + blockSize - 1) / blockSize;
// myKernel<<<gridSize, blockSize, 0, streams[streamId]>>>(...);
cudaMemcpyAsync(h_out + offset, d_out[streamId],
size * sizeof(float),
cudaMemcpyDeviceToHost, streams[streamId]);
}
for (int i = 0; i < NUM_STREAMS; i++) {
cudaStreamSynchronize(streams[i]);
cudaStreamDestroy(streams[i]);
cudaFree(d_in[i]);
cudaFree(d_out[i]);
}
}
ストリーム間の同期:
cudaEvent_t event;
cudaEventCreate(&event);
// stream0でイベントを記録
cudaEventRecord(event, stream0);
// stream1がイベントを待機
cudaStreamWaitEvent(stream1, event, 0);
5.6 cudaEventによる性能測定
float measureKernelTime(void (*kernel)(float*, int),
float* d_data, int N, int runs) {
cudaEvent_t start, stop;
cudaEventCreate(&start);
cudaEventCreate(&stop);
// ウォームアップ
kernel(d_data, N);
cudaDeviceSynchronize();
cudaEventRecord(start);
for (int i = 0; i < runs; i++) {
kernel(d_data, N);
}
cudaEventRecord(stop);
cudaEventSynchronize(stop);
float totalMs = 0;
cudaEventElapsedTime(&totalMs, start, stop);
cudaEventDestroy(start);
cudaEventDestroy(stop);
return totalMs / runs;
}
6. cuBLAS — 線形代数ライブラリ
cuBLASはNVIDIAの高性能BLAS実装です。テンソルコアを自動的に活用し、手書きカーネルと比較して大幅に優れた性能を発揮します。
参考:https://docs.nvidia.com/cuda/cublas/
6.1 基本セットアップ
#include <cublas_v2.h>
#include <cuda_runtime.h>
#include <stdio.h>
#define CUBLAS_CHECK(err) \
do { \
cublasStatus_t e = (err); \
if (e != CUBLAS_STATUS_SUCCESS) { \
fprintf(stderr, "cuBLASエラー: %d at %s:%d\n", \
e, __FILE__, __LINE__); \
exit(EXIT_FAILURE); \
} \
} while(0)
int main() {
cublasHandle_t handle;
CUBLAS_CHECK(cublasCreate(&handle));
// cuBLASは列優先順序(Fortranスタイル)を使用
// C++の行優先行列を扱う際は注意が必要
CUBLAS_CHECK(cublasDestroy(handle));
return 0;
}
6.2 SGEMM — 単精度行列乗算
cuBLASは列優先ストレージを使用します。行優先のC = A _ Bには、列優先の観点でCt = Bt _ Atを計算します。
// C = alpha * A * B + beta * C
// A: m x k, B: k x n, C: m x n
void cublasMatMul(cublasHandle_t handle,
int m, int n, int k,
const float* d_A, const float* d_B, float* d_C) {
const float alpha = 1.0f;
const float beta = 0.0f;
cublasSgemm(handle,
CUBLAS_OP_N,
CUBLAS_OP_N,
n, m, k,
&alpha,
d_B, n,
d_A, k,
&beta,
d_C, n);
}
int main() {
int m = 1024, n = 1024, k = 1024;
size_t bytesA = m * k * sizeof(float);
size_t bytesB = k * n * sizeof(float);
size_t bytesC = m * n * sizeof(float);
float *d_A, *d_B, *d_C;
cudaMalloc(&d_A, bytesA);
cudaMalloc(&d_B, bytesB);
cudaMalloc(&d_C, bytesC);
cudaMemset(d_A, 0, bytesA);
cudaMemset(d_B, 0, bytesB);
cublasHandle_t handle;
cublasCreate(&handle);
cublasSetMathMode(handle, CUBLAS_DEFAULT_MATH);
cudaEvent_t start, stop;
cudaEventCreate(&start);
cudaEventCreate(&stop);
cudaEventRecord(start);
cublasMatMul(handle, m, n, k, d_A, d_B, d_C);
cudaEventRecord(stop);
cudaEventSynchronize(stop);
float ms;
cudaEventElapsedTime(&ms, start, stop);
double tflops = 2.0 * m * n * k / (ms * 1e9);
printf("cuBLAS SGEMM: %.2f ms, %.2f TFLOPS\n", ms, tflops);
cublasDestroy(handle);
cudaFree(d_A); cudaFree(d_B); cudaFree(d_C);
return 0;
}
6.3 バッチ処理GEMM
1回の呼び出しで複数の小さな行列乗算を実行:
void batchedMatMul(cublasHandle_t handle,
int m, int n, int k, int batchCount,
float** d_Aarray, float** d_Barray, float** d_Carray) {
const float alpha = 1.0f;
const float beta = 0.0f;
cublasSgemmBatched(handle,
CUBLAS_OP_N, CUBLAS_OP_N,
n, m, k,
&alpha,
(const float**)d_Barray, n,
(const float**)d_Aarray, k,
&beta,
d_Carray, n,
batchCount);
}
// ストライドバッチ処理(連続メモリレイアウト)
void stridedBatchedMatMul(cublasHandle_t handle,
int m, int n, int k, int batchCount,
float* d_A, float* d_B, float* d_C) {
const float alpha = 1.0f;
const float beta = 0.0f;
long long strideA = (long long)m * k;
long long strideB = (long long)k * n;
long long strideC = (long long)m * n;
cublasSgemmStridedBatched(handle,
CUBLAS_OP_N, CUBLAS_OP_N,
n, m, k,
&alpha,
d_B, n, strideB,
d_A, k, strideA,
&beta,
d_C, n, strideC,
batchCount);
}
7. cuDNN — 深層学習プリミティブ
cuDNNは畳み込み、プーリング、正規化など深層学習演算のGPUアクセラレーション実装を提供します。PyTorch、TensorFlow、ほとんどの深層学習フレームワークがバックエンドとしてcuDNNを使用しています。
参考:https://docs.nvidia.com/deeplearning/cudnn/
7.1 cuDNN畳み込み
#include <cudnn.h>
#include <cuda_runtime.h>
#include <stdio.h>
#define CUDNN_CHECK(err) \
do { \
cudnnStatus_t e = (err); \
if (e != CUDNN_STATUS_SUCCESS) { \
fprintf(stderr, "cuDNNエラー: %s at %s:%d\n", \
cudnnGetErrorString(e), __FILE__, __LINE__); \
exit(EXIT_FAILURE); \
} \
} while(0)
int main() {
cudnnHandle_t handle;
CUDNN_CHECK(cudnnCreate(&handle));
// 入力: N=1, C=3, H=224, W=224 (NCHWフォーマット)
int N = 1, C = 3, H = 224, W = 224;
// フィルター: K=64, C=3, R=3, S=3
int K = 64, R = 3, S = 3;
int pad_h = 1, pad_w = 1;
int stride_h = 1, stride_w = 1;
int dilation_h = 1, dilation_w = 1;
cudnnTensorDescriptor_t inputDesc, outputDesc;
cudnnFilterDescriptor_t filterDesc;
cudnnConvolutionDescriptor_t convDesc;
CUDNN_CHECK(cudnnCreateTensorDescriptor(&inputDesc));
CUDNN_CHECK(cudnnCreateTensorDescriptor(&outputDesc));
CUDNN_CHECK(cudnnCreateFilterDescriptor(&filterDesc));
CUDNN_CHECK(cudnnCreateConvolutionDescriptor(&convDesc));
CUDNN_CHECK(cudnnSetTensor4dDescriptor(
inputDesc, CUDNN_TENSOR_NCHW, CUDNN_DATA_FLOAT, N, C, H, W));
CUDNN_CHECK(cudnnSetFilter4dDescriptor(
filterDesc, CUDNN_DATA_FLOAT, CUDNN_TENSOR_NCHW, K, C, R, S));
CUDNN_CHECK(cudnnSetConvolution2dDescriptor(
convDesc, pad_h, pad_w, stride_h, stride_w,
dilation_h, dilation_w,
CUDNN_CROSS_CORRELATION, CUDNN_DATA_FLOAT));
CUDNN_CHECK(cudnnSetConvolutionMathType(convDesc, CUDNN_TENSOR_OP_MATH));
// 出力次元の計算
int out_N, out_C, out_H, out_W;
CUDNN_CHECK(cudnnGetConvolution2dForwardOutputDim(
convDesc, inputDesc, filterDesc,
&out_N, &out_C, &out_H, &out_W));
printf("出力: %d x %d x %d x %d\n", out_N, out_C, out_H, out_W);
CUDNN_CHECK(cudnnSetTensor4dDescriptor(
outputDesc, CUDNN_TENSOR_NCHW, CUDNN_DATA_FLOAT,
out_N, out_C, out_H, out_W));
// 最良のアルゴリズムを検索
cudnnConvolutionFwdAlgoPerf_t perfResults[10];
int returnedCount;
CUDNN_CHECK(cudnnFindConvolutionForwardAlgorithm(
handle, inputDesc, filterDesc, convDesc, outputDesc,
10, &returnedCount, perfResults));
cudnnConvolutionFwdAlgo_t algo = perfResults[0].algo;
printf("最良アルゴリズム: %d (%.3f ms)\n", algo, perfResults[0].time);
// ワークスペースの割り当て
size_t workspaceSize;
CUDNN_CHECK(cudnnGetConvolutionForwardWorkspaceSize(
handle, inputDesc, filterDesc, convDesc, outputDesc,
algo, &workspaceSize));
void* workspace;
cudaMalloc(&workspace, workspaceSize);
float *d_input, *d_filter, *d_output;
cudaMalloc(&d_input, N * C * H * W * sizeof(float));
cudaMalloc(&d_filter, K * C * R * S * sizeof(float));
cudaMalloc(&d_output, out_N * out_C * out_H * out_W * sizeof(float));
float alpha = 1.0f, beta = 0.0f;
CUDNN_CHECK(cudnnConvolutionForward(
handle, &alpha,
inputDesc, d_input,
filterDesc, d_filter,
convDesc, algo, workspace, workspaceSize,
&beta,
outputDesc, d_output));
printf("畳み込み成功!\n");
cudaFree(d_input); cudaFree(d_filter);
cudaFree(d_output); cudaFree(workspace);
cudnnDestroyTensorDescriptor(inputDesc);
cudnnDestroyTensorDescriptor(outputDesc);
cudnnDestroyFilterDescriptor(filterDesc);
cudnnDestroyConvolutionDescriptor(convDesc);
cudnnDestroy(handle);
return 0;
}
8. 混合精度トレーニング
8.1 数値フォーマットの比較
| フォーマット | ビット数 | 指数部 | 仮数部 | 動的範囲 | 精度 |
|---|---|---|---|---|---|
| FP32 | 32 | 8 | 23 | ~1e38 | 7桁 |
| FP16 | 16 | 5 | 10 | ~65504 | 3桁 |
| BF16 | 16 | 8 | 7 | ~1e38 | 2桁 |
| TF32 | 19 | 8 | 10 | ~1e38 | 3桁 |
| FP8 | 8 | 5/4 | 2/3 | 限定的 | 低 |
FP16はメモリ使用量を半減させてテンソルコアを活用できますが、範囲が狭くオーバーフロー/アンダーフローが発生しやすいです。BF16はFP32と同じ指数部範囲を持ち、数値的安定性が高まります。
8.2 CUDA でのFP16
#include <cuda_fp16.h>
#include <cuda_runtime.h>
// FP16ベクトル加算
__global__ void fp16VectorAdd(const __half* A, const __half* B,
__half* C, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
C[idx] = __hadd(A[idx], B[idx]);
}
}
// ベクトル化FP16(2要素を同時処理)
__global__ void fp16VectorAddVec2(const __half2* A, const __half2* B,
__half2* C, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N / 2) {
C[idx] = __hadd2(A[idx], B[idx]);
}
}
// FP32 <-> FP16変換
__global__ void convertF32toF16(const float* f32, __half* f16, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
f16[idx] = __float2half(f32[idx]);
}
}
__global__ void convertF16toF32(const __half* f16, float* f32, int N) {
int idx = blockIdx.x * blockDim.x + threadIdx.x;
if (idx < N) {
f32[idx] = __half2float(f16[idx]);
}
}
8.3 PyTorch AMP(自動混合精度)
import torch
import torch.nn as nn
from torch.cuda.amp import autocast, GradScaler
model = nn.Sequential(
nn.Linear(1024, 4096),
nn.ReLU(),
nn.Linear(4096, 4096),
nn.ReLU(),
nn.Linear(4096, 10)
).cuda()
optimizer = torch.optim.Adam(model.parameters(), lr=1e-3)
criterion = nn.CrossEntropyLoss()
# GradScalerはロススケーリングによりFP16勾配のアンダーフローを防ぐ
scaler = GradScaler()
def train_step(x, y):
optimizer.zero_grad()
# autoccastが自動的にFP16/BF16にキャスト
with autocast(device_type='cuda', dtype=torch.float16):
output = model(x)
loss = criterion(output, y)
# スケール付きバックワードパス
scaler.scale(loss).backward()
# 勾配クリッピング前にアンスケール
scaler.unscale_(optimizer)
torch.nn.utils.clip_grad_norm_(model.parameters(), max_norm=1.0)
# 勾配が有限の場合のみstep()が更新する
scaler.step(optimizer)
scaler.update()
return loss.item()
# BF16バリアント(Ampere以降 — ロススケーリング不要)
def train_step_bf16(x, y):
optimizer.zero_grad()
with autocast(device_type='cuda', dtype=torch.bfloat16):
output = model(x)
loss = criterion(output, y)
loss.backward()
optimizer.step()
return loss.item()
batch_size = 128
for epoch in range(10):
x = torch.randn(batch_size, 1024).cuda()
y = torch.randint(0, 10, (batch_size,)).cuda()
loss = train_step(x, y)
if epoch % 2 == 0:
print(f"エポック {epoch}: loss = {loss:.4f}, "
f"スケール = {scaler.get_scale():.0f}")
8.4 ロススケーリング
FP16の10ビット仮数部では、勾配がゼロにフラッシュ(アンダーフロー)することがあります。ロススケーリングは逆伝播前にロスに大きな係数を掛け、オプティマイザステップ前に割り算します。
# 手動ロススケーリング(概念的な説明)
scale_factor = 2**15 # 32768
with autocast():
loss = criterion(output, y)
(loss * scale_factor).backward()
for param in model.parameters():
if param.grad is not None:
param.grad /= scale_factor
valid = all(
torch.isfinite(p.grad).all()
for p in model.parameters()
if p.grad is not None
)
if valid:
optimizer.step()
else:
print("ステップをスキップ: 無効な勾配を検出")
GradScalerはこれを自動化し、スケール係数を動的に調整します(成功時に2倍、オーバーフロー時に半分)。
9. CUDAプロファイリングとデバッグ
9.1 Nsight Systems
Nsight Systemsはシステムレベルのプロファイリングを提供します:
# コマンドラインプロファイリング
nsys profile --trace=cuda,nvtx,osrt \
--output=profile_output \
./my_application
# GUIで開く
nsys-ui profile_output.nsys-rep
# テキストレポートの生成
nsys stats profile_output.nsys-rep
9.2 Nsight Compute
カーネルレベルの詳細分析:
# 特定カーネルのプロファイリング
ncu --set full \
--kernel-name matMulTiled \
--launch-count 1 \
--output kernel_profile \
./my_application
# 選択したメトリクスの収集
ncu --metrics sm__throughput.avg.pct_of_peak_sustained_elapsed,\
l1tex__t_sector_hit_rate.pct,\
l2cache__hit_rate.pct \
./my_application
9.3 プロファイリング範囲のNVTXマーカー
#include <nvtx3/nvToolsExt.h>
void profiledFunction(float* d_data, int N) {
nvtxRangePushA("データ転送 H2D");
cudaMemcpy(d_data, h_data, N * sizeof(float),
cudaMemcpyHostToDevice);
nvtxRangePop();
nvtxRangePushA("カーネル実行");
myKernel<<<gridDim, blockDim>>>(d_data, N);
cudaDeviceSynchronize();
nvtxRangePop();
nvtxRangePushA("データ転送 D2H");
cudaMemcpy(h_output, d_data, N * sizeof(float),
cudaMemcpyDeviceToHost);
nvtxRangePop();
}
9.4 CUDAメモリチェック
# 範囲外アクセスとuse-after-freeを検出
compute-sanitizer --tool memcheck ./my_application
# レース条件を検出
compute-sanitizer --tool racecheck ./my_application
# 未初期化メモリアクセスを検出
compute-sanitizer --tool initcheck ./my_application
# 同期エラーを検出
compute-sanitizer --tool synccheck ./my_application
10. カスタムCUDA深層学習オペレータ
10.1 PyTorchカスタムCUDA拡張
フューズドカーネルを書くことで、メモリのラウンドトリップを減らし、標準ライブラリの組み合わせを超えた性能を実現できます。参考:https://pytorch.org/tutorials/advanced/cpp_extension.html
プロジェクト構成:
custom_op/
setup.py
fused_ops.cpp
fused_ops_kernel.cu
fused_ops_kernel.cu:
#include <cuda_runtime.h>
#include <cuda_fp16.h>
// フューズドBias + ReLU
__global__ void fusedBiasReluKernel(
float* output,
const float* input,
const float* bias,
int batch_size,
int features
) {
int b = blockIdx.x;
int f = blockIdx.y * blockDim.x + threadIdx.x;
if (b < batch_size && f < features) {
float val = input[b * features + f] + bias[f];
output[b * features + f] = fmaxf(val, 0.0f);
}
}
// GELU近似
// GELU(x) = x * Phi(x) ≈ 0.5 * x * (1 + tanh(sqrt(2/pi) * (x + 0.044715 * x^3)))
__device__ float gelu_approx(float x) {
const float sqrt_2_over_pi = 0.7978845608f;
const float coeff = 0.044715f;
float x3 = x * x * x;
float inner = sqrt_2_over_pi * (x + coeff * x3);
return 0.5f * x * (1.0f + tanhf(inner));
}
// フューズドBias + GELU
__global__ void fusedBiasGeluKernel(
float* output,
const float* input,
const float* bias,
int batch_size,
int features
) {
int b = blockIdx.x;
int f = blockIdx.y * blockDim.x + threadIdx.x;
if (b < batch_size && f < features) {
float val = input[b * features + f] + bias[f];
output[b * features + f] = gelu_approx(val);
}
}
// レイヤー正規化カーネル
__global__ void layerNormKernel(
float* output,
const float* input,
const float* gamma,
const float* beta,
int batch_size,
int features,
float eps
) {
int b = blockIdx.x;
if (b >= batch_size) return;
__shared__ float shared_mean;
__shared__ float shared_var;
// ステップ1: 平均の計算(リダクション)
float sum = 0.0f;
for (int f = threadIdx.x; f < features; f += blockDim.x) {
sum += input[b * features + f];
}
for (int offset = warpSize / 2; offset > 0; offset >>= 1) {
sum += __shfl_down_sync(0xffffffff, sum, offset);
}
if (threadIdx.x % warpSize == 0) {
atomicAdd(&shared_mean, sum);
}
__syncthreads();
float mean = shared_mean / features;
// ステップ2: 分散の計算
float var_sum = 0.0f;
for (int f = threadIdx.x; f < features; f += blockDim.x) {
float diff = input[b * features + f] - mean;
var_sum += diff * diff;
}
for (int offset = warpSize / 2; offset > 0; offset >>= 1) {
var_sum += __shfl_down_sync(0xffffffff, var_sum, offset);
}
if (threadIdx.x % warpSize == 0) {
atomicAdd(&shared_var, var_sum);
}
__syncthreads();
float inv_std = rsqrtf(shared_var / features + eps);
// ステップ3: 正規化とスケール/シフトの適用
for (int f = threadIdx.x; f < features; f += blockDim.x) {
float normalized = (input[b * features + f] - mean) * inv_std;
output[b * features + f] = gamma[f] * normalized + beta[f];
}
}
fused_ops.cpp:
#include <torch/extension.h>
#include <cuda_runtime.h>
// 前方宣言
void fusedBiasReluKernel(float*, const float*, const float*, int, int);
void fusedBiasGeluKernel(float*, const float*, const float*, int, int);
torch::Tensor fused_bias_relu(torch::Tensor input, torch::Tensor bias) {
TORCH_CHECK(input.is_cuda(), "inputはCUDAテンソルである必要があります");
TORCH_CHECK(bias.is_cuda(), "biasはCUDAテンソルである必要があります");
TORCH_CHECK(input.is_contiguous(), "inputは連続している必要があります");
int batch_size = input.size(0);
int features = input.size(1);
auto output = torch::empty_like(input);
dim3 block(256);
dim3 grid(batch_size, (features + 255) / 256);
fusedBiasReluKernel<<<grid, block>>>(
output.data_ptr<float>(),
input.data_ptr<float>(),
bias.data_ptr<float>(),
batch_size, features
);
return output;
}
torch::Tensor fused_bias_gelu(torch::Tensor input, torch::Tensor bias) {
TORCH_CHECK(input.is_cuda(), "inputはCUDAテンソルである必要があります");
TORCH_CHECK(bias.is_cuda(), "biasはCUDAテンソルである必要があります");
int batch_size = input.size(0);
int features = input.size(1);
auto output = torch::empty_like(input);
dim3 block(256);
dim3 grid(batch_size, (features + 255) / 256);
fusedBiasGeluKernel<<<grid, block>>>(
output.data_ptr<float>(),
input.data_ptr<float>(),
bias.data_ptr<float>(),
batch_size, features
);
return output;
}
PYBIND11_MODULE(TORCH_EXTENSION_NAME, m) {
m.def("fused_bias_relu", &fused_bias_relu, "フューズドBias + ReLU (CUDA)");
m.def("fused_bias_gelu", &fused_bias_gelu, "フューズドBias + GELU (CUDA)");
}
setup.py:
from setuptools import setup
from torch.utils.cpp_extension import BuildExtension, CUDAExtension
setup(
name='fused_ops',
ext_modules=[
CUDAExtension(
name='fused_ops',
sources=[
'fused_ops.cpp',
'fused_ops_kernel.cu',
],
extra_compile_args={
'cxx': ['-O3'],
'nvcc': [
'-O3',
'-arch=sm_80',
'--use_fast_math',
'-Xptxas', '-v',
],
}
)
],
cmdclass={
'build_ext': BuildExtension
}
)
ビルドと使用:
cd custom_op
python setup.py install
import torch
import fused_ops
batch_size, features = 128, 4096
x = torch.randn(batch_size, features, device='cuda')
bias = torch.randn(features, device='cuda')
# リファレンス: 個別の演算
y_ref = torch.relu(x + bias)
# カスタムフューズドオペレータ
y_custom = fused_ops.fused_bias_relu(x, bias)
print(f"最大差: {(y_ref - y_custom).abs().max():.6f}")
import time
def benchmark(fn, *args, warmup=10, runs=100):
for _ in range(warmup):
fn(*args)
torch.cuda.synchronize()
start = time.perf_counter()
for _ in range(runs):
fn(*args)
torch.cuda.synchronize()
return (time.perf_counter() - start) / runs * 1000
ref_time = benchmark(lambda x, b: torch.relu(x + b), x, bias)
custom_time = benchmark(fused_ops.fused_bias_relu, x, bias)
print(f"PyTorchベースライン: {ref_time:.3f} ms")
print(f"カスタムフューズドオペレータ: {custom_time:.3f} ms")
print(f"スピードアップ: {ref_time / custom_time:.2f}x")
10.2 フラッシュアテンションのコンセプト
フラッシュアテンションは、アテンション行列をグローバルメモリではなく共有メモリに保持するようタイリング計算することで、アテンションのメモリ使用量をO(N²)からO(N)に削減します:
// 簡略化されたフラッシュアテンションフォワード(説明用)
__global__ void flashAttentionForward(
float* output,
const float* Q,
const float* K,
const float* V,
float* L,
int B, int H, int N, int D,
int BLOCK_N
) {
int b = blockIdx.z;
int h = blockIdx.y;
int q_block = blockIdx.x;
int q_start = q_block * BLOCK_N;
extern __shared__ float smem[];
float* q_tile = smem;
float* k_tile = smem + BLOCK_N * D;
float* v_tile = k_tile + BLOCK_N * D;
// Qタイルをロード
for (int i = threadIdx.x; i < BLOCK_N * D; i += blockDim.x) {
int qi = i / D, di = i % D;
int q_idx = q_start + qi;
q_tile[i] = (q_idx < N)
? Q[((b * H + h) * N + q_idx) * D + di] : 0.0f;
}
float m_prev[32] = {}; // 累積最大値
float l_prev[32] = {}; // 累積合計値
// K/Vタイルをイテレート
for (int kv_block = 0; kv_block < (N + BLOCK_N - 1) / BLOCK_N; kv_block++) {
int kv_start = kv_block * BLOCK_N;
for (int i = threadIdx.x; i < BLOCK_N * D; i += blockDim.x) {
int ki = i / D, di = i % D;
int k_idx = kv_start + ki;
k_tile[i] = (k_idx < N)
? K[((b * H + h) * N + k_idx) * D + di] : 0.0f;
}
__syncthreads();
int tid = threadIdx.x;
if (tid < BLOCK_N && (q_start + tid) < N) {
float m_new = m_prev[tid];
for (int k = 0; k < BLOCK_N && (kv_start + k) < N; k++) {
float dot = 0.0f;
for (int d = 0; d < D; d++) {
dot += q_tile[tid * D + d] * k_tile[k * D + d];
}
dot /= sqrtf((float)D);
m_new = fmaxf(m_new, dot);
}
// 数値的に安定した累積ソフトマックス更新はここに続く
}
__syncthreads();
}
}
本番使用には、オープンソースのフラッシュアテンション実装 https://github.com/Dao-AILab/flash-attention を参照してください。
11. 最適化チェックリスト
11.1 メモリ
- グローバルメモリコアレッシングを確認:ワープスレッドが連続したアドレスにアクセスするようにする
- 共有メモリを使用:頻繁に再利用するデータをキャッシュする
- バンクコンフリクトを排除:共有メモリ配列にパディングを追加する
- レジスタスピルを防ぐ:
--ptxas-options=-vで確認する - H2D/D2H転送をバッチ化:ストリームを使って計算とオーバーラップする
11.2 実行
- オキュパンシーを最大化:
cudaOccupancyMaxPotentialBlockSizeを使用する - ワープダイバージェンスを排除:ブランチ境界をワープ境界に合わせる
- ストリームパイプライニング:データ転送とカーネル実行をオーバーラップする
- カーネルフュージョン:マルチステップ演算をまとめてメモリのラウンドトリップを削減する
- 混合精度:FP16/BF16を使ってテンソルコアを有効化する
11.3 ライブラリの使用
- cuBLAS:行列演算には常にcuBLASを手書きカーネルより優先する
- cuDNN:すべての標準深層学習プリミティブに使用する
- cuSPARSE:スパース行列演算
- Thrust:並列アルゴリズム(ソート、リダクション、スキャン)
- CUB:ブロック/ワープレベルの集合演算プリミティブ
12. 参考ベンチマーク
A100 80GB GPU、参考値:
| 演算 | サイズ | 時間 | 性能 |
|---|---|---|---|
| ベクトル加算 (FP32) | 100万要素 | 0.1 ms | 80 GB/s |
| ナイーブ行列乗算 | 1024x1024 | 8 ms | 2.6 TFLOPS |
| タイル行列乗算 | 1024x1024 | 2 ms | 10.4 TFLOPS |
| cuBLAS SGEMM | 1024x1024 | 0.3 ms | 72 TFLOPS |
| cuBLAS HGEMM | 4096x4096 | 1.5 ms | 183 TFLOPS |
| 畳み込み (cuDNN) | 224x224x64 | 0.5 ms | — |
参考文献
- CUDA C++プログラミングガイド — NVIDIA公式ドキュメント
- CUDAランタイムAPI — APIリファレンス
- CUDAツールキット — インストールとサンプル
- cuDNN開発者ガイド — 深層学習プリミティブ
- cuBLASライブラリ — BLASライブラリ
- Nsight Systems — システムプロファイラ
- PyTorch CUDAノート — PyTorch CUDA使用方法
- PyTorch C++拡張チュートリアル — カスタムオペレータ
- CUDAベストプラクティスガイド — 最適化ガイド
- フラッシュアテンション — 効率的なアテンション実装