은퇴한 DDR4를 되살리는 법 — Meta의 CXL 브리지 칩 Vistara

들어가며 — 램값 폭등과 창고에 쌓인 옛 메모리
CXL과 메모리 티어링이란 무엇인가
Vistara가 실제로 한 것 — 칩과 MemServer
정직한 한계 — 지연과 대역폭
마치며 — TCO, 탄소, 그리고 회의할 지점
참고 자료

들어가며 — 램값 폭등과 창고에 쌓인 옛 메모리

2026년의 데이터센터 운영자에게 메모리는 가장 아픈 비용 항목 중 하나가 됐습니다. DDR5 가격이 오르고 AI 워크로드가 용량을 삼키는 동안, 역설적이게도 창고 한켠에는 3~~5년 만에 은퇴한 서버에서 뜯어낸 멀쩡한 DDR4가 쌓입니다. 서버 수명은 3~~5년이지만 메모리 칩의 유효 수명은 7~10년입니다 — 아직 절반도 못 쓴 램을 서버와 함께 폐기하는 셈입니다.

Meta가 ISCA 2026에서 공개한 논문 "Vistara: Making CXL Real"은 바로 이 낭비를 겨냥합니다. 요지는 단순합니다 — 은퇴한 서버에서 DDR4를 회수해, 최신 DDR5 전용 서버에 CXL로 붙여 더 느리지만 훨씬 싼 두 번째 메모리 계층으로 되살린다. Meta는 이를 위해 Vistara라는 자체 CXL 브리지 칩(ASIC)을 만들었고, 이미 수백만 대 규모로 프로덕션에 배치했다고 말합니다.

흥미로운 대목은 이게 "CXL 데모"가 아니라는 점입니다. 논문은 CXL이 세상에 나온 지 6년이 지나도록 대규모 실전 배치 보고가 없었다는 사실을 정면으로 지적하며, Vistara를 ASIC 설계부터 OS 지원, 하이퍼스케일 배치까지 이어지는 최초의 종단(end-to-end) 실전 보고로 내세웁니다.

CXL과 메모리 티어링이란 무엇인가

CXL(Compute Express Link) 은 PCIe 물리 계층 위에서 도는 업계 표준 인터커넥트입니다. 핵심은 메모리 용량을 CPU 소켓에 붙은 DRAM 채널의 물리적 제약에서 분리한다는 것입니다. 전통적으로 서버의 최대 메모리는 메인보드의 DIMM 슬롯 수로 못박히지만, CXL Type-3 메모리 확장기는 PCIe 슬롯을 통해 메모리를 추가로 매답니다.

운영체제 입장에서 이 CXL 메모리는 CPU가 없는 별도의 NUMA 노드로 보입니다. 즉 로컬 DRAM과 CXL 메모리는 "빠른 계층"과 "느린 계층"이 되고, 리눅스 커널이 접근 패턴을 보고 자주 쓰는 뜨거운 페이지는 로컬 DRAM에, 오래 안 쓰는 식은 페이지는 CXL 계층으로 옮깁니다. 이게 메모리 티어링(tiering) 이며, 하이퍼스케일에서 중요한 데는 이유가 있습니다.

Meta의 관찰이 그 이유를 데이터로 말합니다. 자사 서버 fleet의 약 40%(논문 측정값 43.7%)가 CPU 코어가 아니라 메모리 용량에 묶여 있습니다 — 코어는 남는데 메모리가 부족해 워크로드를 못 올리는 상태입니다. 게다가 많은 워크로드의 메모리는 대부분이 "식어" 있습니다. 논문 표에 따르면 어떤 웹 서비스는 메모리 페이지의 상당수가 수십 시간 동안 한 번도 접근되지 않습니다. 식은 페이지를 느린 계층에 두는 건 성능 손실을 거의 안 내면서 용량을 늘리는 정확한 처방입니다.

Meta가 CXL을 처음 쓴 건 아닙니다 — 논문은 Microsoft가 CXL 확장 VM을 배치했고 Google이 최대 32TB 메모리 VM을 제공한다고 언급합니다. 다만 그것들은 대개 새 용량을 더하는 쪽입니다. Vistara의 베팅은 다릅니다 — 새로 사는 게 아니라 재사용입니다.

Vistara가 실제로 한 것 — 칩과 MemServer

Vistara의 진짜 노림수는 "CXL 메모리"를 파는 게 아니라 컨트롤러와 DIMM을 분리한 데 있습니다. 논문의 지적이 날카롭습니다 — 시중의 CXL 제품 대부분은 DRAM을 컨트롤러에 묶어 팔아 DIMM 재사용을 막고, 게다가 DDR4를 대개 지원하지 않습니다. Vistara는 컨트롤러(ASIC)만 만들고 DIMM은 은퇴 서버에서 회수한 표준 DDR4 RDIMM을 꽂게 함으로써, 특정 벤더에 묶이지 않고 옛 메모리를 되살립니다.

칩 자체의 사양은 이렇습니다.

Vistara ASIC (Meta 1세대 CXL 메모리 확장기)
├─ 호스트: CXL 2.0/1.1, Type-3 · PCIe Gen5 x16 (x8로 배치)
├─ 메모리: 독립 DDR4 채널 2개(72비트) · 최대 3200 MT/s
├─ 용량: 최대 256GB(4x64GB) · 프로덕션 128GB(4x32GB)
├─ 신뢰성: RS(36,32) 2심볼 정정 + x4 칩킬
├─ 관리: RISC-V 코어 3개(보안·제어·부팅) · 유휴 지연 ~50ns
└─ 전력: ~9W

이 칩이 들어가는 서버를 Meta는 MemServer라 부릅니다. 단일 소켓 AMD Turin(158코어/316스레드)에 로컬로 DDR5-6400 768GB를 달고, Vistara ASIC 2개를 통해 재활용 DDR4-2400 256GB를 CXL로 매답니다 — 합쳐서 1TB입니다. 로컬 DDR5는 약 614 GB/s, CXL DDR4는 약 76 GB/s의 대역폭을 냅니다. 소프트웨어 쪽은 상용 리눅스 커널의 TPP(Transparent Page Placement)에 기반하며, CXL 메모리를 ZONE_MOVABLE로 온라인해 페이지 테이블 같은 이주 불가 할당이 느린 계층에 잘못 떨어지지 않게 합니다. 논문은 이 커널 코드가 이미 업스트림에 있거나 올라가는 중이라고 밝힙니다.

TPP 위에 Meta는 TMO(Transparent Memory Offloading)를 얹어 DRAM이 차기 전에 식은 페이지를 미리 아래 계층으로 내립니다. 흥미롭게도 단순한 LRU 기반 핫니스 감지기로 충분히 정확했다고 하며 — 복잡한 OS 장치가 필요하지 않았다는 것입니다.

정직한 한계 — 지연과 대역폭

여기가 이 글에서 가장 정직해야 할 부분입니다. CXL로 붙인 DDR4는 공짜 점심이 아닙니다. 로컬 DDR5의 유휴 지연이 약 130ns인 반면, CXL 메모리는 약 250ns입니다. 논문 스스로 확장 메모리가 로컬보다 대역폭은 약 10배 낮고 지연은 약 60% 높다고 못박습니다.

중요한 건 이 지연의 출처입니다. 논문은 이 느림이 CXL 프로토콜에 내재한 게 아니라고 분명히 합니다 — 약 150ns의 추가 지연은 확장기 데이터패스(컨트롤러·PHY·브리지)에서 오고, 나머지는 옛 DDR4를 전력과 혼재 호환성을 위해 낮은 속도(2400 MT/s)로 돌리는 선택에서 옵니다. 부하가 올라가면 격차도 벌어집니다 — 대역폭 이용률 60%에서 로컬은 234ns, CXL은 372ns입니다.

대역폭 격차를 숫자로 보면 — 순수 읽기 패턴에서 로컬 메모리는 약 497 GB/s로 최고를 찍는 반면 CXL 계층은 약 48 GB/s에 그칩니다. 논문이 말한 약 10배 격차가 이것입니다.

그럼 어떻게 성립하나? 답은 앞의 "식은 페이지"입니다. 프로덕션 운영점에서 CXL 대역폭 이용률은 10% 미만이라고 합니다 — 뜨겁고 대역폭에 민감한 접근은 로컬 DDR5에 남고, CXL에는 거의 안 건드리는 페이지만 얹히기 때문입니다. 그래서 낮은 CXL 대역폭이 종단 성능을 깎지 않습니다. 논문은 세심한 엔지니어링으로 CXL의 꼬리 지연(tail latency)이 로컬 DRAM에 필적하며, TPP의 오버헤드는 0.5% 미만이라고 주장합니다 — CXL 초기 연구가 지목한 불안정한 꼬리 지연 문제를 정면으로 반박하는 대목입니다.

마치며 — TCO, 탄소, 그리고 회의할 지점

이 작업이 진짜 흥미로운 이유는 두 축이 맞물리기 때문입니다. 첫째는 TCO입니다. 논문의 정규화 수치로 CXL 계층은 GB당 비용이 로컬의 약 0.13배, 전력은 약 0.7배입니다 — 이미 가진 램을 재활용하니 "거의 공짜에 가까운 용량 확장"이라는 표현이 과장만은 아닙니다. 둘째는 탄소입니다. Meta는 서버 fleet의 임베디드 탄소 배출에서 DRAM이 단일 최대 항목(69%) 이라고 밝힙니다. 메모리 수명을 7~10년까지 끌어 쓰는 건 비용만이 아니라 배출도 줄입니다. 성과로는 분산 추론 서버 대수를 최대 25% 절감, 분산 캐시 평균 지연 29% 개선, 특정 워크로드 OOM 최대 50% 감소를 보고합니다.

수혜를 보는 건 논문이 이름을 든 메모리 굶주린 워크로드들입니다 — 분산 ML 추론(추천 임베딩 테이블), 빅데이터 처리, 데이터베이스, 분산 캐시, CI/CD 빌드 시스템.

그래도 회의적으로 읽을 지점은 분명합니다. 헤드라인 숫자(25%, 29%, 50%)는 전부 Meta의 자체 프로덕션 지표이지 독립 재현이 되는 벤치마크가 아닙니다. Vistara는 1세대 칩이고, 논문 스스로 지연을 못 견디는 워크로드는 확장 메모리를 아예 끄는 옵트아웃 프레임워크가 필요하다고 인정합니다 — 즉 모든 워크로드에 통하는 마법이 아닙니다. 재활용 공급도 은퇴 서버의 DDR4 물량에 묶여 있어 무한정 늘릴 수 없습니다.

그럼에도 이 이야기가 값진 건, 6년간 "곧 온다"던 CXL을 실제 하이퍼스케일 배치까지 끌고 가면서 무엇이 어렵고 무엇이 통하는지를 숫자와 함께 드러냈다는 점입니다. 램값이 오르는 시대에 "새 걸 더 사자" 대신 "가진 걸 7~10년까지 쓰자"는 접근이 칩 한 개로 성립한다는 실전 증거 — 그게 이 논문의 핵심입니다.